			% chip type definitions
	%	.t	= chip type name
	%	.to	= chip output pins
	%	.tw a m = chip current -- a=average, m=maximum
	%	.ti h l = high and low input or output currents
	%	.td	= time delay

.t 74S00
.to	3 6 8 11	% quad nand
.tw	15 36		% ma
.ti	-1.0 20.0	3 6 8 11
.ti	0.050 -2.0	1 2 4 5 9 10 12 13
.td	5	1 2 - 3
.td	5	4 5 - 6
.td	5	10 9 - 8
.td	5	13 12 - 11

.t 74S02
.to	1 4 10 13	% quad nor
.tw	22 45
.ti	-1.0 20.0	1 4 10 13
.ti	0.050 -2.0	2 3 5 6 8 9 11 12
.td	6	2 3 - 1
.td	6	5 6 - 4
.td	6	8 9 - 10
.td	6	11 12 - 13

.t 74LS03
.to	3 6 8 11	% quad oc nand
.tw	2 5
.ti	0.1 8.0		3 6 8 11
.ti	0.02 -0.4	1 2 4 5 9 10 12 13
.td	32	1 2 - 3
.td	32	4 5 - 6
.td	32	9 10 - 8
.td	32	12 13 - 11

.t 74S04
.to	2 4 6 8 10 12	% hex inv
.tw	23 54
.ti	-1.0 20.0	2 4 6 8 10 12
.ti	0.050 -2.0	1 3 5 9 11 13
.td	5	1 - 2
.td	5	3 - 4
.td	5	5 - 6
.td	5	9 - 8
.td	5	11 - 10
.td	5	13 - 12

.t 74LS04
.to	2 4 6 8 10 12	% hex inv
.tw	2 7
.ti	-0.4 8.0	2 4 6 8 10 12
.ti	0.020 -0.4	1 3 5 9 11 13
.td	15	1 - 2
.td	15	3 - 4
.td	15	5 - 6
.td	15	9 - 8
.td	15	11 - 10
.td	15	13 - 12

.t 74LS05
.to	2 4 6 8 10 12	% hex inv oc
.tw	2 7
.ti	0.1 8.0	2 4 6 8 10 12
.ti	0.020 -0.4	1 3 5 9 11 13
.td	32	1 - 2
.td	32	3 - 4
.td	32	5 - 6
.td	32	9 - 8
.td	32	11 - 10
.td	32	13 - 12

.t 74S05
.to	2 4 6 8 10 12
.tw	13 54
.ti	0.1	20.0 2 4 6 8 10
.ti	0.050 -2.0 1 3 5 9 11 13
.td	8	1 - 2
.td	8	3 - 4
.td	8	5 - 6
.td	8	9 - 8
.td	8	11 - 10
.td	8	13 - 12

.t 74S08
.to	3 6 8 11	% quad and
.td	8	1 2 - 3
.td	8	4 5 - 6
.td	8	10 9 - 8
.td	8	13 12 - 11
.ti	-1.0 20.0	3 6 8 11
.ti	0.05 -2.0
.tw	25 57

.t 74LS08
.to	3 6 8 11	% quad and
.tw	4 9
.ti	-0.040 8.0	3 6 8 11
.ti	0.020 -0.4	1 2 4 5 9 10 12 13
.td	20	1 2 - 3
.td	20	4 5 - 6
.td	20	10 9 - 8
.td	20	13 12 - 11

.t 74S10
.to	12 8 6		% triple 3nand
.tw	12 27
.ti	-1.0 20.0	6 8 12
.ti	0.050 -2.0	1 2 3 4 5 9 10 11 13
.td	5	1 2 13 - 12
.td	5	3 4 5 - 6
.td	5	11 10 9 - 8

.t 74S11
.to	12 8 6		% triple 3and
.td	8	1 2 13 - 12
.td	8	3 4 5 - 6
.td	8	11 10 9 - 8

.t 74LS11
.to	12 8 6		% triple 3and
.tw	3 7
.ti	-0.040 8.0	12 8 6
.ti	0.020 -0.4	1 2 3 4 9 10 11 13
.td	20	1 2 13 - 12
.td	20	3 4 5 - 6
.td	20	11 10 9 - 8

.t 7414
.to	2 4 6 8 10 12	% hex inv
.td	22	1 - 2
.td	22	3 - 4
.td	22	5 - 6
.td	22	9 - 8
.td	22	11 - 10
.td	22	13 - 12

.t 74S20
.to	6 8		% dual 4nand
.tw	10 18		% typical=10
.ti	-1.0 20.0	6 8
.ti	0.050 -2.0	1 2 4 5 9 10 12 13
.td	5	1 2 4 5 - 6
.td	5	9 10 12 13 - 8

.t 74LS21
.to	6 8		% dual 4 input and
.tw	2 5
.ti	0.020 -0.40	1 2 4 5 9 10 12 13
.ti	-0.40 8.0	6 8
.td	20	1 2 4 5 - 6
.td	20	9 10 12 13 - 8

.t 7425
.to	6 8		% dual 4 input nor
.tw	8 16
.ti	-.8 16.0	6 8
.ti	.016 -1.6	1 2 4 5 9 10 12 13
.td	22	1 2 4 5 - 6
.td	22	9 10 12 13 - 8

.t 74S30
.to	8		% 8nand
.tw	9 10
.ti	-1.0 20.0	8
.ti	0.050 -2.0	1 2 3 4 5 6 11 12
.td	7	1 2 3 4 5 6 11 12 - 8

.t 74S32
.to	3 6 8 11	% quad or
.td	7	1 2 - 3
.td	7	4 5 - 6
.td	7	12 13 - 11
.td	7	9 10 - 8
.ti	-1.0 20.0	3 6 8 11
.ti	0.05 -2.0	1 2 4 5 9 10 12 13
.tw	28 68

.t 74S37
.to	3 6 8 11
.tw	25 80
.ti	-3.0 60		3 6 8 11
.ti	0.100 -4.0	1 2 4 5 9 10 12 13
.td	7	1 2 - 3
.td	7	4 5 - 6
.td	7	9 10 - 8
.td	7	12 13 - 11

.t 74S40	% dual 4 input nand driver
.to	6 8
.tw	25 44
.ti	-3.0 60		6 8
.ti	0.100 -4.0	1 2 4 5 9 10 12 13
.td	7	1 2 4 5 - 6
.td	7	9 10 12 13 - 8

.t 74S51	% and or invert gates
.to	6 8
.tw	11 22
.ti	-1.0 20.0	6 8
.ti	0.050 -2.0	1 2 3 4 5 9 10 13
.td	6	1 13 10 9 - 8
.td	6	2 3 4 5 - 6

.t 7474
.to	5 6 8 9
.tc	3 11
.td	40	3 - 5 6
.td	40	11 - 8 9
.td	40	1 4 - 5 6
.td	40	13 10 - 5 6
.ts	20	2 12
.ti	-0.4 16	5 6 8 9
.ti	.04 -1.6	2 12
.ti	0.12 -3.2	1 13
.ti	.08 -1.6	4 10
.ti	0.08 -3.2	3 11
.tw	17 30

.t 74S74	% dual D flip flop
.to	5 6 8 9
.tc	3 11
.td	9	3 - 5 6
.td	9	11 - 8 9
.ts 	3	2 12

.t 74S85
.to	5 6 7	% 4-bit magnitude comparator
.tw	73 115
.ti	-1.0 20.0	5 6 7
.ti	0.050 -2.0	2 4
.ti	0.150 -6.0	1 3 9 10 11 12 13 14 15
.td	17	1 9 10 11 12 13 14 15 - 5 7
.td	18	1 9 10 11 12 13 14 15 - 6
.td	9	2 3 - 5
.td	11	3 - 6
.td	9	3 4 - 7

.t 74S86
.to	3 6 8 11	% quad xor
.td	11	12 13 - 11
.td	11	9 10 - 8
.td	11	1 2 - 3
.td	11	4 5 - 6

.t 74S112	% dual jk ff
.to	5 6 7 9
.tc	1 13
.td 	7	1 - 5 6
.td	7	13 - 7 9
.ts	3	2 3 11 12

.t 74120
.to	6
.td	25	5 - 6
.td	25	11 - 10
.td	16	5 - 7
.td	16	11 - 9
.tw	51 90
.ti	-0.36 -2.1	1 2 3 4 12 13 14 15
.ti	0.08 -3.2	5 11
.ti	-2.4 48.0	6 7 9 10

.t 74123
.to	13 4 5 12
.td	33	1 2 - 13
.td	33	9 10 - 5
.td	40	1 2 - 4
.td	40	9 10 - 12
.td	27	3 - 13
.td	27	11 - 5
.td	40	3 - 4
.td	40	11 - 12
.ti	-0.8 16.0	13 4 5 12
.ti	0.04 -1.6	1 2 9 10
.ti	0.08 -3.2	3 11
.tw	46 66

.t 74LS124
.to	7 10
.td	30	6 - 7	%30ns + 1/2 period
.td	30	11 - 10
.ti	-1.2 24.0	7 10
.ti	0.02 -0.4	6 11
.tw	30 50

.t 74S124
.to	7 10
.td	70	6 - 7
.td	70	11 - 10
.ti	-1.0 20.0	7 10
.ti	0.05 -2.0	6 11
.tw	105 150

.t 74125
.to	3 6 8 11	% quad 3-state buffer
.td	18	2 - 3
.td	18	5 - 6
.td	18	9 - 8
.td	18	12 - 11
.td	25	1 - 3
.td	25	4 - 6
.td	25	10 - 8
.td	25	13 - 11

.t 74S133	% 13 input nand
.to	9
.tw	6 10
.ti	0.050 -20.0	1 2 3 4 5 6 7 10 11 12 13 14 15
.ti	-1 20	9
.td	7	1 2 3 4 5 6 7 10 11 12 13 14 15 - 9

.t 74S138
.to	15 14 13 12 11 10 9 7	% 3 to 8 decoder
.td	11	4 5 6 - 7 9 10 11 12 13 14 15
.td	12	1 2 3 - 7 9 10 11 12 13 14 15

.t 74S139	% dual 2 to 4 decoder
.to	4 5 6 7  9 10 11 12
.tw	60 90
.ti	0.05 -2.0	1 2 3 13 14 15
.ti	-1.0 20.0	4 5 6 7 9 10 11 12
.td	12	2 3 - 4 5 6 7
.td	12	14 13 - 12 11 10 9
.td	10	1 - 4 5 6 7
.td	10	15 - 12 11 10 9

.t 74S151
.to	5 6	% 8 to 1 mux
.td	18	9 10 11 - 5
.td	15	9 10 11 - 6
.td	12	1 2 3 4 12 13 14 15 - 5
.td	7	1 2 3 4 12 13 14 15 - 6
.td	18	7 - 5
.td	13	7 - 6

.t 74LS151
.to	5 6	% 8 to 1 mux
.tw	6 10
.ti	0.020 -0.4	1 2 3 4 7 9 10 11 12 13 14 15
.ti	-0.4 8.0	5 6
.td	30	9 10 11 - 5
.td	32	9 10 11 - 6
.td	32	1 2 3 4 12 13 14 15 - 5
.td	21	1 2 3 4 12 13 14 15 - 6
.td	42	7 - 5
.td	30	7 - 6

% checked
.t 74S153		% 4 to 1 mux
.to	7 9
.tw	45 70
.ti	-1.0 20.0	7 9
.ti	0.050 -2.0	3 4 5 6 10 11 12 13
.td	9	3 4 5 6 - 7
.td	9	10 11 12 13 - 9
.td	18	2 14 - 7 9
.td	15	1 - 7
.td	15	15 - 9

.t 74154
.to	1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17
.tw	34 56
.ti	-0.8 16	1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17
.ti	0.04 -1.6	18 19 20 21 22 23
.td	36	20 21 22 23 - 1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17
.td	30	18 19 - 1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17

.t 74155
.to	4 5 6 7 9 10 11 12
.td	27	1 2 - 4 5 6 7
.td	27	15 14 - 9 10 11 12
.td	32	3 13 - 4 5 6 7 9 10 11 12
.ti	-0.8 16	4 5 6 7 9 10 11 12
.ti	0.04 -1.6	1 2 3 13 14 15
.tw	25 40

.t 74LS155
.to	4 5 6 7 9 10 11 12
.td	30	1 2 - 4 5 6 7
.td	30	15 14 - 9 10 11 12
.td	30	3 13 - 4 5 6 7 9 10 11 12
.ti	-0.4 8.0	4 5 6 7 9 10 11 12
.ti	0.02 -0.4	1 2 3 13 14 15
.tw	6 10

% checked
.t 74S157
.to	4 7 9 12	% quad 2 to 1 mux
.td	15	1 - 4 7 9 12
.td	13	15 - 4 7 9 12
.td	8	2 3 - 4
.td	8	5 6 - 7
.td	8	10 11 - 9
.td	8	13 14 - 12

.t 74S158 = 74S157

.t 74LS161
.to	11 12 13 14 15	% counter
.tw	19 32
.ti	0.040 -0.80	1 2 3 4 5 6 7 9 10
.ti	-0.40 8.0	11 12 13 14 15
.tc	2
.td	35	2 - 15
.td	27	2 - 11 12 13 14
.td	14	10 - 15
.td	28	1 - 11 12 13 14 15 
.ts	20	3 4 5 6
.ts	20	7 10
.ts	20	9

.t 74S163
.to	11 12 13 14 15	% counter
.tc	2
.td	25	2 - 15
.td	15	2 - 11 12 13 14
.td	15	10 - 15
.ts	4	3 4 5 6
.ts	12	7 10
.ts	14	1 9

.t 74LS163
.to	11 12 13 14 15	% counter
.tc	2
.td	35	2 - 15
.td	27	2 - 11 12 13 14
.td	14	10 - 15
.ts	20	3 4 5 6
.ts	20	7 10
.ts	20	1 9

.t 74164
.to	3 4 5 6 10 11 12 13
.tc	8
.td	42	9 - 3 4 5 6 10 11 12 13
.td	37	8 - 3 4 5 6 10 11 12 13
.ts	15	1 2

.t 74S169
.to	11 12 13 14 15	% 4-bit up down counter
.tc 2
.td	28	2 - 15
.td	15	2 - 11 12 13 14
.td	25	10 - 15
.td	22	1 - 15
.ts	4	3 4 5 6
.ts	14	7 10
.ts	6	9
.ts	20	1

.t 74170	%4x4 register files oc outputs
.to	6 7 9 10
.td	30	11 - 10 9 7 6
.td	40	4 5 - 10 9 7 6
.td	45	12 15 1 2 3 - 10 9 7 6
.tw	127 150
.tc	12	%this may or may not be appropriate
.ts	10	15 1 2 3
.ts	15	13 14
.ti	-0.03 16	6 7 9 10
.ti	0.04 -1.6	1 2 3 4 5 11 12 13 14 15

.t 74S174
.to	2 5 7 10 12 15
.tw	90 144
.ti	-1.0 20.0	2 5 7 10 12 15
.ti	0.050 -2.0	1 3 4 6 9 11 13 14
.tc	9
.td	22	1 - 2 5 7 10 12 15
.td	17	9 - 2 5 7 10 12 15
.ts	5	3 4 6 11 13 14
.ts	5	1

.t 74S175
.to	2 3 6 7 10 11 14 15
.tc	9
.td	22	1 - 2 7 10 15
.td	15	1 - 3 6 11 14
.td	17	9 - 2 3 6 7 10 11 14 15
.ts	5	4 5 12 13
.ts	5	1

.t 74S181
.to	9 10 11 13 14 15 16 17
.tw	120 220
.ti	-1.0 20.0	9 10 11 13 14 15 16 17
.ti	0.050 -2.0	8
.ti	0.150 -6.0	1 2 18 19 20 21 22 23
.ti	0.200 -8.0	3 4 5 6
.ti	0.250 -10.0	7
.td	11	7 - 16
.td	23	1 2 3 4 5 6 8 23 22 21 20 19 18 - 16
.td	15	1 2 3 4 5 6 8 23 22 21 20 19 18 - 17 15
.td	30	1 2 3 4 5 6 8 23 22 21 20 19 18 - 14
.td	22	1 2 3 4 5 6 8 23 22 21 20 19 18 - 9 10 11 13
.td	12	7 - 9 10 11 13

.t 74S182
.to	7 9 10 11 12
.tw	69 109
.ti	-1.0 20.0	7 9 10 11 12
.ti	0.050 -2.0	13
.ti	0.100 -4.0	6
.ti	0.150 -6.0	15
.ti	0.200 -8.0	4 2 5
.ti	0.350 -14.0	3 14
.ti	0.400 -16.0	1
.td	7	1 2 3 4 5 6 14 15 - 9 11 12
.td	11	1 2 3 5 6 14 15 - 10
.td	10	2 4 6 15 - 7
.td	11	13 - 9 11 12

.t 74S189
.to	5 7 9 11	%16 x 4 ram
.tw	75 105
.ti	-6.5 16.	5 7 9 11
.ti	0.025 -0.25	1 2 3 4 6 10 12 13 14 15
.td	35	1 13 14 15 - 5 7 9 11
.td	25	2 - 5 7 9 11

.t 74S194
.to	12 13 14 15
.tw	85 135
.ti	-1.0 20.0	12 13 14 15
.ti	0.050 -2.0	1 2 3 4 5 6 7 9 10 11
.tc	11
.td	19	1 - 12 13 14 15
.td	17	11 - 12 13 14 15
.ts	11	9 10
.ts	5	2 3 4 5 6 7
.ts	9	1

.t 74LS221	% dual one shots
.to	4 5 12 13
.td	100	1 2 - 4 13 % just make something up
.td	100	9 10 - 5 12

.t 74S240
.to	3 5 7 9 12 14 16 18
.tw	120 180
.ti	-15.0 64.0	3 5 7 9 12 14 16 18
.ti	0.050 -0.400	2 4 6 8 11 13 15 17
.ti	0.050 -2.0	1 19
.td	7	2 - 18
.td	7	4 - 16
.td	7	6 - 14
.td	7	8 - 12
.td	7	11 - 9
.td	7	13 - 7
.td	7	15 - 5
.td	7	17 - 3
.td	15	1 - 3 5 7 9
.td	15	19 - 12 14 16 18

.t 74LS240
.to	3 5 7 9 12 14 16 18
.td	18	2 - 18
.td	18	4 - 16
.td	18	6 - 14
.td	18	8 - 12
.td	18	11 - 9
.td	18	13 - 7
.td	18	15 - 5
.td	18	17 - 3
.td	30	1 - 3 5 7 9
.td	30	19 - 12 14 16 18
.tw	26 44
.ti	-15.0 24.0	3 5 7 9 12 14 16 18
.ti	0.020 -0.2	1 2 4 6 8 11 13 15 17 19

.t 74S241
.to	3 5 7 9 12 14 16 18
.tw	120 180
.ti	-15.0 64.0	3 5 7 9 12 14 16 18
.ti	0.050 -0.400	2 4 6 8 11 13 15 17
.ti	0.050 -2.0	1 19
.td	9	2 - 18
.td	9	4 - 16
.td	9	6 - 14
.td	9	8 - 12
.td	9	11 - 9
.td	9	13 - 7
.td	9	15 - 5
.td	9	17 - 3
.td	15	1 - 3 5 7 9
.td	15	19 - 12 14 16 18

.t 74LS241
.to	3 5 7 9 12 14 16 18
.td	18	2 - 18
.td	18	4 - 16
.td	18	6 - 14
.td	18	8 - 12
.td	18	11 - 9
.td	18	13 - 7
.td	18	15 - 5
.td	18	17 - 3
.td	30	1 - 3 5 7 9
.td	30	19 - 12 14 16 18
.tw	26 44
.ti	-15.0 24.0	3 5 7 9 12 14 16 18
.ti	0.020 -0.2	1 2 4 6 8 11 13 15 17 19

.t 74S244 = 74S241
.t 74LS244 = 74LS240

.t 74LS245	% octal bus tranceiver
.to	1 2 3 4 5 6 7 8 9 11 12 13 14 15 1 6 17 18
.td	12	2 3 4 5 6 7 8 9 - 11 12 13 14 15 16 17 18
.td	12	11 12 13 14 15 16 17 18 - 2 3 4 5 6 7 8 9

.t 74LS251
.to	5 6		% eight-to-one mux 3-state
.tw	7 12
.ti	-2.6 8.0	5 6
.ti	0.020 -0.4	1 2 3 4 7 9 10 11 12 13 14 15
.td	45	9 10 11 - 5
.td	33	9 10 11 - 6
.td	28	1 2 3 4 12 13 14 15 - 5
.td	15	1 2 3 4 12 13 14 15 - 6
.td	45	7 - 5
.td	55	7 - 6

.t 74LS253
.to	7 9	% dual 4-1 mux 3-state
.tw	9 14
.ti	0.020 -0.4	1 2 3 4 5 6 10 11 12 13 14 15
.ti	-2.6 8.0	7 9
.td	25	3 4 5 6 - 7
.td	25	10 11 12 13 - 9
.td	45	2 - 7
.td	45	14 - 9
.td	41	1 - 7
.td	41	15 - 9

.t 74S257
.to	4 7 9 12	% quad 2 to 1 mux
.tw	56 87
.ti	-6.5 20.0	4 7 9 12
.ti	0.100 -4.0	1
.ti	0.050 -2.0	15 2 3 5 6 10 11 13 14
.td	15	1 - 4 7 9 12
.td	21	15 - 4 7 9 12
.td	8	2 3 - 4
.td	8	5 6 - 7
.td	8	10 11 - 9
.td	8	13 14 - 12

.t 74LS259
.to	4 5 6 7 9 10 11 12	% 8 bit addressable latch
.tw	22 36
.ti	0.020 -0.4	1 2 3 13 14 15
.ti	-0.4 8.0	4 5 6 7 9 10 11 12
.td	27	15 - 4 5 6 7 9 10 11 12
.td	32	13 - 4 5 6 7 9 10 11 12
.td	38	1 2 3 - 4 5 6 7 9 10 11 12
.td	35	14 - 4 5 6 7 9 10 11 12

.t 74S260		% dual 5 input nor
.to	5 6
.tw	22 45
.ti	-1.0 20.0	5 6
.ti	0.050 -2.0	1 2 3 4 8 9 10 11 12 13
.td	6	1 2 3 12 13 - 5
.td	6	4 8 9 10 11 - 6

.t 74273
.to	2 5 6 9 12 15 16 19
.tc	11
.td	27	1 11 - 2 5 6 9 12 15 16 19
.ts	20	3 4 7 8 13 14 17 18
.ts	25	1

.t 74LS273 = 74273

.t 74LS275
.to	9 10 11 12	% wallace tree
.tw	25 40
.ti	-2.6 24		9 10 11 12
.ti	0.020 -.4	13
.ti	0.060 -1.2	1 2 3 4 5 6 7 14 15
.td	66	1 2 3 4 5 6 7 14 15 - 9 10 11 12
.td	23	13 - 9 10 11 12

.t 74276
.to	5 6 15 16	% quad JK
.tc	3 8 13 18
.td	25	11 - 5 6 15 16
.td	30	1 - 5 6 15 16
.td	30	3 - 5
.td	30	8 - 6
.td	30	13 - 15
.td	30	18 - 16
.ts	3	2 4 7 9 12 14 17 19
.ts	10	1 11
.tw	60 81
.ti	-0.8 16	5 6 15 16
.ti	0.04 -1.6	1 2 3 4 7 8 9 11 12 13 14 17 18 19

.t 74S280
.to	5 6		% 9 bit parity checker
.tw	67 105
.ti	-1.0 20.0	5 6
.ti	0.050 -2.0	1 2 4 8 9 10 11 12 13
.td	21	1 2 4 8 9 10 11 12 13 - 5 6

.t 74S283
.to	9 10 13 1 4	% 4-bit adder
.tw	95 160
.ti	-1.0 20.0	1 4 10 13
.ti	-0.5 10.0	9
.ti	0.050 -2.0	2 3 5 6 7 11 12 14 15
.td	18	2 3 5 6 7 11 12 14 15 - 1 4 10 13
.td	11	7 - 9
.td	12	2 3 5 6 11 12 14 15 - 9

.t 74LS283
.to	9 10 13 1 4	% 4-bit adder
.tw	19 34
.ti	-0.4 8.0	1 4 10 13 9
.ti	0.040 -0.8	2 3 5 6 11 12 14 15
.ti	0.020 -0.8	7
.td	24	2 3 5 6 7 11 12 14 15 - 1 4 10 13
.td	22	7 - 9
.td	17	2 3 5 6 11 12 14 15 - 9

.t 74S287
.to	9 10 11 12	%256 x 4 prom
.tw	100 135
.ti	-2.0 16.0	9 10 11 12
.ti	0.025	-0.25
.td	40	13 14 - 9 10 11 12
.td	75	1 2 3 4 5 6 7 15 - 9 10 11 12

.t 74S289
.to	5 7 9 11	%16 x 4 ram
.tw	75 105
.ti	0.0 16.0	5 7 9 11
.ti	0.025 -0.25	1 2 3 4 6 10 12 13 14 15
.td	35	1 13 14 15 - 5 7 9 11
.td	25	2 - 5 7 9 11

.t 74S299
.to	4 5 6 7 8 13 14 15 16 17	% 8-bit shifter
.tc 12
.td	21	12 - 4 5 6 7 13 14 15 16
.td	20	12 - 8 17
.td	24	9 - 4 5 6 7 13 14 15 16
.td	21	9 - 8 17
.td	18	2 3 - 4 5 6 7 13 14 15 16
.ts	15	1 19
.ts	10	9
.ts	7	4 5 6 7 13 14 15 16

.t 74S350
.to	11 12 14 15	% 4-bit shifter
.td	12	1 2 3 4 5 6 7 - 11 12 14 15
.td	20	9 10 - 11 12 14 15
.td	21	13 - 11 12 14 15

.t 74S373
.to	2 5 6 9 12 15 16 19
.tw	105 160
.ti	-6.5 20.0	2 5 6 9 12 15 16 19
.ti	0.050 -0.250	1 3 4 7 8 11 13 14 17 18
.td	13	3 - 2
.td	13	4 - 5
.td	13	7 - 6
.td	13	8 - 9
.td	13	13 - 12
.td	13	14 - 15
.td	13	17 - 16
.td	13	18 - 19
.td	18	1 - 2 5 6 9 12 15 16 19
.td	18	11 - 2 5 6 9 12 15 16 19

.t 74S374
.to	2 5 6 9 12 15 16 19	% octal D-type
.tw	90 140
.ti	-6.5 20.0	2 5 6 9 12 15 16 19
.ti	0.050 -0.250	1 3 4 7 8 11 13 14 17 18
.tc	11
.td	17	11 - 2 5 6 9 12 15 16 19
.td	18	1 - 2 5 6 9 12 15 16 19
.ts	5	3 4 7 8 13 14 17 18

.t 74LS374
.to	2 5 6 9 12 15 16 19

.t 74LS377
.to	2 5 6 9 12 15 16 19
.tc	11
.td	27	11 - 2 5 6 9 12 15 16 19
.ts	25	1
.ts	20	3 4 7 8 13 14 17 18

.t 74LS378
.to	2 5 7 10 12 15
.tc	9
.td	27	9 - 2 5 7 10 12 15
.ts	25	1
.ts	20	3 4 6 11 13 14

.t 74S381
.to	8 9 11 12 13 14	% 4-bit alu
.td	17	15 - 8 9 11 12
.td	20	1 2 3 4 16 17 18 19 - 13
.td	18	1 2 3 4 16 17 18 19 - 14
.td	27	1 2 3 4 16 17 18 19 - 8 9 11 12
.td	30	5 6 7 - 8 9 11 12 13 14

% checked
.t 74S388
.to	2 5 11 14 3 6 10 13
.tc	9
.td	13	9 - 2 5 11 14
.td	13	9 - 3 6 10 13
.td	19	7 - 3 6 10 13
.ts	5	1 4 12 15

.t 74S399
.to	2 7 10 15	% quad 2 to 1 mux and Dtype
.tc	9
.td	17	9 - 2 7 10 15
.ts	10	1
.ts	6	3 4 5 6 11 12 13 14

.t 74S472
.to	6 7 8 9 11 12 13 14	%512 x 8 prom
.td	45	15 - 6 7 8 9 11 12 13 14
.td	85	1 2 3 4 5 16 17 18 19 - 6 7 8 9 11 12 13 14
.t 74S482
.to	3 12 13 14 15	% 4-bit control element
.tc 19
.td	25	19 - 12 13 14 15
.td	20	16 - 12 13 14 15
.td	18	4 - 3
.td	25	7 8 9 11 - 3
.ts	0	17 18
.ts	15	1 2
.ts	30	5 6
.ts	15	7 8 9 11

.t 8640
.to	3 2 14 13
.td	35	4 5 - 3
.td	35	6 7 - 2
.td	35	9 10 - 14
.td	35	11 12 - 13
.ti	-0.08 0.01	4 5 6 7 9 10 11 12
.ti	0.64 -25.6	3 2 14 13

.t 8641
.to	1 3 4 6 15 13 12 10
.td	35	2 - 1
.td	35	1 - 3
.td	35	5 - 4
.td	35	4 - 6
.td	35	14 - 15
.td	35	15 - 13
.td	35	11 - 12
.td	35	12 - 10
.td	35	7 9 - 1 4 15 12
.ti	-0.08 0.01	2 5 7 9 11 14
.ti	0.64 -25.6	1 3 4 6 15 13 12 10

.t 8881
.to	1 4 13 10
.td	35	2 3 - 1
.td	35	6 5 - 4
.td	35	11 12 - 13
.td	35	8 9 - 10
.ti	-0.08 0.01	2 3 6 5 11 12 8 9
.ti	0.64 -25.6	1 4 13 10

.t DC003
.to	1 2 4 6 8 11 16
.td	35	5 - 4
.td	65	17 10 - 8
.td	45	7 - 1 2
.td	55	7 - 6
.tc	14
.ts	30	15
.td	30	14 - 16
.tc	13
.ts	30	12
.td	30	13 - 11
.tw	140 140

.t 25LS2521 = AM2521
.t AM2521
.to	19
.td	13	1 - 19
.td	20	2 3 4 5 6 7 8 9 11 12 13 14 15 16 17 18 - 19

.t 8T28
.to	3 6 10 13 2 5 11 14

.t 8T38
.to	3 6 10 13 2 5 11 14
.td	35	7 9 - 1 4 12 15
.td	25	2 - 1
.td	25	5 - 4
.td	25	14 - 15
.td	25	11 - 12
.td	40	1 - 3
.td	40	4 - 6
.td	40	15 - 13
.td	40	12 - 10

.t 93425A
.to 	7
.td	20	1 - 7
.td	30	2 3 4 5 6 9 10 11 12 13 - 7

.t 93425
.to 	7
.td	35	1 - 7
.td	45	2 3 4 5 6 9 10 11 12 13 - 7

.t 93422
.to	10 12 14 16
.td	30 17 19 20 - 10 12 14 16
.td	45 1 2 3 4 5 6 7 21 - 10 12 14 16

.t 82S123
.td	50	10 11 12 13 14 15 - 1 2 3 4 5 6 7 9
.td	35	15 - 1 2 3 4 5 6 7 9

.t 82S131
.to	9 10 11 12	% 512 by 4 PROM
.tw	120 140
.ti	-2.0 16.0	9 10 11 12
.ti	0.050 -0.150	1 2 3 4 5 6 7 13 14 15
.td	30	13 - 9 10 11 12
.td	50	1 2 3 4 5 6 7 14 15 - 9 10 11 12

.t AM29701
.to	5 7 9 11	% 16x4 register file
.tw	75 100
.ti	-5.2 16.0	5 7 9 11
.ti	0.010 -0.250	1 2 3 4 6 10 12 13 14 15
.td	25	1 13 14 15 - 5 7 9 11
.td	15	2 - 5 7 9 11
.td	20	3 - 5 7 9 11
.ts	0	1 13 14 15
.ts	20	4 6 10 12

% Iil is -0.1 for 29703 !
.t AM29703 = AM29701

.t 4116		% 16K dynamic ram
.to 	14	% not quite right
.td	135	5 6 7 10 11 12 13 - 14

.t r220330
.tw	140 350

.t dip8
.to	1 2 3 4 5 6 7 8
.td	0	16 - 1
.td	0	15 - 2
.td	0	14 - 3
.td	0	13 - 4
.td	0	12 - 5
.td	0	11 - 6
.td	0	10 - 7
.td	0	9 - 8
.tw	6 13

.t CD4040
.td	110	10 - 9
.td	150	11 - 9 7 6 5 3 2 4 13 12 14 15 1
